這個問題在頂點渲染架構設計中幾乎無解，原因很簡單，芯片是死的，各類型處理單元的比例也是死的，麵對靈活多樣的處理環境，不可能做到每次處理嚴絲合縫。
在座的大部分人都有一個疑問，怎麼辦？
這也是王岸然要向他們詢問的，他可不想每次都把答案說出來，這會讓顯卡事業部的技術人員，少了很多樂趣。
“三天，你們有三天時間，我需要你們每個人，或者你們的團隊，上報一份解決方案的設想。”
王岸然說完就中止了會議，他已經布置下了作業，現在就看台下的人能做到什麼程度。
一幫科大、科院、清大等重點院校的高材生，這可是國家的智力擔當。
加上王岸然已經對答案進行了提示，那就是“alu邏輯運算單元”這個概念，王黯然很期待，大家的腦洞能開到什麼程度。
三天的時間能乾不少事，王黯然自然不會傻等著，這個時候，每一秒對他來說都很重要，在緊密關注bism項目進展的同時，王岸然把目光投放到芯片加工工藝上麵。
來自ibm的芯片1號生產線上傳來好消息，實驗人員首次在一塊晶圓上堆疊了兩層晶體管。
王岸然收到消息後，也在第一時間來到加工車間。
“王總……”
“王總！”
現場的技術人員難掩心中的激動，畢竟在3d晶體管上，他們已經領先其他廠家，做了非常有意義的嘗試。
王岸然也被現場的氣憤所感染，在技術負責人盧人傑的帶領下，王岸然在封測車間，看到了這塊鏡片。
盧人傑介紹道：“這塊nahd fsh存儲芯片，在同樣的麵積，采用雙層堆疊，可以在容量上實現70%提升，而我們的測試數據顯示，其他的技術指標並沒有明顯的下降。”
王岸然點點頭，在他看來，在1.5微米製造工藝上，進行3d晶體管的堆疊，難度應該比之後的7納米製造工藝進行3d晶體管堆疊要容易的多。
這就跟修座鐘，和修機械手表的難度相似，越是精密或者精度要求越高的難度越大。
而這結構原理，在實驗室的3d晶體管的模型上可以很清楚的看出來，這就跟小孩搭積木一樣，一層層的網上壘。
當然難點有兩個。
一是設計，3d堆疊的芯片，其內部每層晶體管之間有邏輯聯係，而不同層的邏輯電路之間，也通過特定的總線進行局部或者全局通信。
這就在絕緣層、半導體層、金屬層及相應導線提出的了新的設計要求，不能向以前2d平麵那樣，通過平鋪邏輯電路來解決。
而第二個，自然就是芯片加工上，要知道，芯片生產的每道工序都是有相應的成品率。
突然多了兩倍的工序，良品率自然會顯著下降，這就帶來成本的上升。
而價格，是產品能否順利推廣的關鍵因素之一。
3d堆疊這種結構形式的芯片，最為適用的就是存儲芯片上。
2019年三星、台積電，東芝基本上都已經做到九十多層。
可以說，在這項技術上，大有可為。
而且王岸然還想著靠存儲芯片，賺一點小錢。